

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-203920

(43)Date of publication of application : 13.08.1993

(51)Int.Cl.

G02F 1/133  
G09G 3/36

(21)Application number : 04-014265

(71)Applicant : SEIKO INSTR INC

(22)Date of filing : 29.01.1992


(72)Inventor : KONDO KENICHI  
HOSHINO MASAFUMI

## (54) DISPLAY METHOD OF FERROELECTRIC LIQUID CRYSTAL DISPLAY DEVICE

### (57)Abstract:

**PURPOSE:** To make a renewed gradation display by detecting variation of gradation display data of a corresponding display picture element of the ferroelectric liquid crystal device by a coincidence circuit, and applying a driving voltage for erasing the display picture element in case of noncoincidence and then applying a write driving voltage for specific gradation display data.

**CONSTITUTION:** When the output of a gradation data comparing circuit 4 which detects the coincidence between gradation display data of a 1st storage circuit 2 and a 2nd storage circuit 3 indicates a noncoincidence, AND circuits 10 and 11 latch the gradation data in latch circuits 5 and 6 respectively, and the output is passed through an erasure data circuit 7 and an OR circuit 9 to erase the corresponding display picture element. The output of the latch circuit 6 is passed through a write data output circuit 8 and the OR circuit 9 to perform writing to the corresponding display picture element. The flicker of even a large-scale display device is eliminated, the current consumption is reduced, and the gradation display can be made.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



## 【特許請求の範囲】

【請求項1】 表示の走査をするための第1電極群と階調表示データに応じた駆動電圧を供給する第2電極群をマトリックス状に配列してその交点を表示画素とし、前記第1電極群と第2電極群の間隙に強誘電性液晶を介在した強誘電性液晶表示装置の階調表示の駆動方法において、少なくとも前記強誘電性表示装置のNフレーム目の階調表示データと前記N+1フレーム目の階調表示データを比較するための階調データ比較回路を有し、前記階調データ比較回路が不一致の場合、前記N+1フレーム目においてNフレーム目の階調表示データにより前記強誘電性液晶の表示画素を消去する極性の駆動電圧を供給し、N+2フレーム目において前記N+1フレーム目の階調表示データにより前記強誘電性液晶の表示画素に書き込みを行う極性の駆動電圧を供給することにより階調表示することを特徴とする強誘電性液晶表示装置の表示方法。

【請求項2】 消去する極性の駆動電圧及び書き込むための駆動電圧は、前記記憶回路の階調表示データを振幅レベルに変換して階調表示することを特徴とする請求項1記載の強誘電性液晶の表示方法。

【請求項3】 消去する極性の駆動電圧及び書き込むための駆動電圧は、前記記憶回路の階調表示データを駆動電圧のパルス幅レベルに変換して階調表示することを特徴とする請求項1記載の強誘電性液晶の表示方法。

【請求項4】 表示の走査をするための第1電極群と階調表示データに応じた駆動電圧を供給する第2電極群をマトリックス状に配列してその交点を表示画素とし、前記第1電極群と第2電極群の間隙に強誘電性液晶を介在した強誘電性液晶表示装置の階調表示の駆動方法において、少なくとも前記強誘電性表示装置のNフレーム目の階調表示データと前記N+1フレーム目の階調表示データを比較するための階調データ比較回路を有し、前記階調データ比較回路が不一致の場合、走査線の1走査駆動電極期間を前半と後半に分割し、前記前半期間においてNフレーム目の階調表示データにより前記強誘電性液晶表示画素を消去する極性の駆動電圧を供給し、後半期間においてN+1フレーム目の階調表示データにより前記強誘電性液晶の表示画素の書き込みを行う極性の駆動電圧を供給することを特徴とする強誘電性液晶表示装置の表示方法。

【請求項5】 消去する極性の駆動電圧及び書き込むための駆動電圧は、前記記憶回路の階調表示データを振幅レベルに変換して階調表示することを特徴とする請求項4記載の強誘電性液晶の表示方法。

【請求項6】 消去する極性の駆動電圧及び書き込むための駆動電圧は、前記記憶回路の階調表示データを駆動電圧のパルス幅レベルに変換して階調表示することを特徴とする請求項4記載の強誘電性液晶の表示方法。

【発明の詳細な説明】

## 【0001】

【産業上の利用分野】この発明は、平面型の電気光学的表示装置、特にマトリックス型構成のショートピッチ双安定強誘電性液晶(SBF)材料を用いた液晶表示装置の階調表示方法に関するものである。

## 【0002】

【従来の技術】図5は、強誘電性液晶(カイラルスメクテックC)パネルの構造を説明するための図である。図6は、図5の強誘電性液晶パネルをON/OFF表示するための駆動波形例である。図5において、51a、51bは一对の透明硝子基板である。52a、52bは基板51a、51bの内面に配設された一軸性水平配向膜(例えば、ポリイミド材)のラビング膜である。この一对の配向膜のラビング方向は概ね平行である。53は、強誘電性液晶であって、液晶分子の長軸(以下分子軸と言う。)に直交する方向に自発分極を有している。また、一定の周波数以上で負の誘電異方性 $\Delta\epsilon$ を有するものが選ばれる。 $\Delta\epsilon < 0$ であるということは、一定周波数領域の外部電場により分子軸と直交する方向に誘起分極を生じることである。強誘電性液晶53の分子は基板51a、51b間に挟持され、かつ配向膜52a、52b影響により図に示すような水平配向を成じ、かつ層を形成する。54a及び54bは強誘電性液晶53薄膜を挟持し、かつ駆動電圧を印加するため対向配置された一对の電極である。

【0003】図6における駆動波形において、電極54aを接地電位とする正の極性を有する第1の直流パルスを電極54a、54b間に印加する。それによって、液晶分子の自発分極56が電極54aに向かって垂直な位置に整列しよう分子が配向する。これが第1の安定状態57であり、それは分子軸が強誘電性液晶層の法線58に対して $+\theta$ 傾いている。次に、交流パルスを印加すると、負の誘電異方性を有することから分子軸に直交する方向に誘起分極が生じ、誘電トルクにより第1の安定状態が維持固定される。さらに負の極性を有する第2の直流パルスを電極54a、54b間に印加すると、液晶分子は応答し、自発分極56が垂直に電極54bを向いた状態に両整列する。これが第2の安定状態59であり、それは分子軸が強誘電性液晶層の法線58に対して $-\theta$ 傾いた位置である。その後交流パルスの印加により第2の安定状態が維持される。すなわち、しきい値を超える正の直流パルスにより第1の安定状態が書き込まれ、強誘電性液晶のメモリ性によりそれ以後は、第1の安定状態が保持される。次にしきい値を超える負の直流パルスにより第2の安定状態が書き込まれそれ以後は第2の安定状態に保持される。

【0004】図5において、60a、60bは偏光軸が互いに直光する一对の偏光板であり複屈折を利用して第1の安定状態にある液晶ドメインと第2の安定状態にある液晶ドメインを光学的に区別するものである。例え

ば、第1の安定状態57は光遮断状態（書き込み状態、以下黒表示）と第2の安定状態59は、光透過状態（消去状態、以下白表示）として識別される。

【0005】図4は、前記強誘電性液晶をマトリックス構造に構成した時の従来の駆動波形例を説明した図である。図4において、LPはコモン電極（走査電極）を走査するためのロード信号であり、この周期は一つのコモン電極走査駆動時間を示している。Mは強誘電性液晶を交流駆動するために、駆動電圧の極性を反転するための極性反転信号である。Yはコモン電極に印加されるコモン電極駆動電圧である。XEは、表示を消去する（白表示）場合のセグメント電極駆動電圧である。XWは、表示を書き込む（黒表示）場合のセグメント電極駆動電圧である。（Y-XW）は、消去表示の場合に強誘電性液晶間に印加される駆動電圧波形である。また、（Y-XW）は、書き込み表示の場合に強誘電性液晶間に印加される駆動電圧波形である。

【0006】このようにマトリックス構造の強誘電性液晶の場合、1水平走査期間の周期をほぼ等分割してその前半を消去電圧を印加し第2の安定状態にする。そして、消去表示する場合は、（Y-XE）に示すように、後半の期間に強誘電性液晶のしきい値電圧以下の電圧を印加して第2の安定状態が変化しない程度の駆動電圧に抑える。また、書換え表示する場合は、（Y-XW）に示すように、後半の期間に反対極性で強誘電性液晶のしきい値電圧以上の駆動電圧を印加し第2の安定状態から第1の安定状態に変えるものである。

#### 【0007】

【発明が解決しようとする課題】しかし従来の駆動方法の場合、水平走査期間の前半は表示の安定状態が変わらない領域の強誘電性液晶も一様に、消去駆動電圧が印加される。それが全走査線数に渡って実行される。そのために全ての表示画素は、少なくとも1フレーム毎に1回は、消去駆動電圧が印加される方式である。それ故に、強誘電性液晶に消費される消費電流が無視できなくなるほど大きく持ち情報機器としての応用に大きな障壁となっていた。さらに、大画面表示する場合には消去、書き込み時間が短くなり駆動電圧を高く設定しなければ動作できなくなったり、フリッカーが目立つようになる等の問題が生じてきた。また、従来の強誘電性液晶表示装置の表示方法は、表示画素のON/OFFの2値表示であり階調表示をする方法ではないためビデオ画像表示等の動画表示が実現されていなかった。

【0008】そこで、この発明の目的は、従来のこのような課題を解決するため、強誘電性液晶材料として螺旋状のピッチがパネルのセルギャップ間距離（2 $\mu$ m）より短いショートピッチ双安定強誘電性液晶（SBF）材料を使用する。このSBF液晶は、従来の強誘電性液晶材料と同様にメモリ特性を有する他に、駆動の電圧に依り輝度に変化する特性を有するものであるため階調表示

が可能となる。それ故に、ビデオ表示データの階調が変化する表示画素を検出し、その表示画素のみに消去駆動電圧を印加し、次に、該当の階調表示の書き込み駆動電圧を供給することにより階調表示の更新を行わせるものである。また表示が変化しない場合（階調が変化しない時）は、該当の表示画素に保持電圧のみを印加する。これにより消費電流の削減を図り携帯情報機器の電池寿命を延長させると共に大規模な表示装置においてもフリッカーのない安定した表示品質を得ると共に、大画面の、コントラストの高い、階調表示が可能な強誘電性液晶表示装置を提供することを目的とするものである。

#### 【0009】

【課題を解決するための手段】上記課題を解決するために、この発明は表示データを記憶するための二つの記憶回路を有し、コンピュータ処理した階調表示データまたは、ビデオ階調表示データのNフレーム目を記憶するための第1の記憶回路の出力信号と、次のN+1フレーム目に処理された新しい表示データを記憶するための第2の記憶回路の出力信号の階調データを、互いに比較するための階調データ比較回路に入力する。そして該当の表示画素の階調データが変わっているか、あるいはそのまま前の表示状態を保持するのかを判断する。階調データが変わっている場合はそのまま保持電圧を供給し、階調データが変わっている場合は該当の表示画素を消去する極性の電圧を印加した後新しい階調データの書き込む極性の電圧を該当の表示画素に印加して書き込みを行わせるものである。

#### 【0010】

【作用】上記のように本発明の強誘電性液晶表示装置の駆動方法は、過去（例えば1フレーム前）の階調表示データに対して、現在の階調表示データが変化しているかどうかを比較・識別して変化した表示画素のみに限定して表示画素の部分的な階調表示動作を実行することが可能となる。

#### 【0011】

【実施例】以下に、この発明の実施例を図に基づいて説明する。図1は本発明の一実施例を示す回路図である。図1において、1はコンピュータ処理された階調表示のアナログ信号または、ビデオ信号をデジタル信号に変換するためのA/D変換回路である。2と3は各々NとN+1フレーム目の階調表示データを記憶するための各々の第1及び第2の記憶回路（RAM1, 2）である。4は前記第1及び第2の記憶回路2, 3の出力を比較して階調表示データが変化したかどうかを比較するための階調データ比較回路である。10, 11は前記した該当の表示画素の階調が変化したとき前記記憶回路2, 3の階調表示データを出力するためのゲート回路（AND回路）である。5, 6は前記ゲート回路の出力信号をラッチするためのラッチ回路である。

【0012】7は前記ラッチ回路5の階調表示データを

コントロール信号Nにより出力するためのトライステートのバッファ回路により構成した消去データ出力回路である。8は同様に前記ラッチ回路の階調表示データをコントロール信号Mにより出力するためのトライステートのバッファ回路により構成した書き込みデータ出力回路である。9は前記消去データ出力回路7と書き込みデータ出力回路8の階調表示データをまとめて出力するためのゲート回路(OR回路)である。EWDは消去するための駆動電圧及び、書き込むための書き込み駆動電圧を供給するため、前記ゲート回路9から出力する階調表示データである。

【0013】14は前記強誘電性液晶表示装置の共通電極及び、セグメント電極を駆動するための共通電極駆動回路及び、セグメント電極駆動回路に必要なインターフェース信号を発生するためのインターフェース信号発生回路である。RWは前記インターフェース信号発生回路14から出力される“1”、“0”の読み出し書き込みクロック信号である。Hはフレーム毎に前記記憶回路2、3に交互に新しい階調表示データを記憶するためのコントロール信号である。Mは同様に前記インターフェース信号発生回路14より出力され、前記強誘電性液晶の表示画面に印加される駆動電圧の極性をコントロールするための極性反転制御信号である。

【0014】FLMは共通電極の走査を開始するためのフレーム信号である。SKは前記ゲート回路9の出力信号である階調表示データEWDをセグメント電極駆動回路に転送するためのシフトクロック信号である。LPは前記階調表示データEWDが1走査線分転送されたとき前記階調表示データをラッチし、かつ共通電極駆動回路の走査線を1ラインだけシフトさせるためのロード信号である。VSはコンピュータ処理された階調表示のアナログ信号または、ビデオ信号である。

【0015】次に図1の動作について説明する。階調表示データであるアナログ信号VSは、A/D変換回路1によりデジタル信号(仮に4ビットの)に変換されて前記記憶回路2、3に出力される。ここで、極性反転制御信号Mと前記記憶回路2、3のコントロール信号Hは1フレーム毎に極性が反転するパルス信号とする。前記インターフェース発生回路14からの読み出し書き込みクロック信号RWは、共にNAND回路12、13に入力される。前記記憶回路のコントロール信号Hの逆位相の信号GはNAND回路12に入力され、前記記憶回路のコントロール信号HはNAND回路13に入力されている。それ故に前記NAND回路12、13の出力は1フレーム期間毎に、交互に、前記読み出し書き込みクロック信号RWの逆位相の信号を出力して前記記憶回路2、3の書き込み信号となる。それ故に、Nフレームのとき、前記記憶回路のコントロール信号Hが“0”であると前記読み出し書き込みクロック信号の逆位相信号が書き込み信号として前記記憶回路2に入力されるので、前

記デジタル信号に変換された4ビットの階調表示データは、前記書き込み信号が“0”のタイミングで前記記憶回路2に書き込まれると共に“1”のタイミングで読み出され4ビットの出力信号Aを階調データ比較回路4に出力する。

【0016】一方、記憶回路3の書き込み信号は“1”であるためN-1フレーム目に記憶された4ビットの階調表示データの読み出しを実行し、その4ビットの出力信号Bを階調データ比較回路4に出力する。前記階調データ比較回路4は前記読み出された各々の4ビットの階調表示データA、Bを排他的論理和回路により構成された一致回路により一致検出を実行する。階調表示データが一致している場合、階調データ比較回路の出力Cは“0”である故に、AND回路10、11によりラッチ回路5、6は表示データ“0”をラッチする。一方、階調表示データが不一致の場合は、前記階調データ比較回路の出力Cは“1”となる故に、前記AND回路10、11により前記読み出された4ビットの出力信号A、Bは各々ラッチ回路5、6にラッチされる。前記ラッチ回路5、6の4ビットの表示データは各々消去データ出力回路7と書き込みデータ出力回路8に入力される。

【0017】前記消去データ出力回路7と書き込みデータ出力回路8はトライステートバッファ回路により構成されているので、極性反転信号Mの逆位相の信号Nと極性反転信号Mにより制御されて出力する。それ故に、信号Nが“1”の時、ラッチ回路5の4ビット表示データが消去データ出力回路7を通して論理和回路9に入力され、その出力として消去データ信号EWDを強誘電性表示装置のセグメント電極駆動回路に入力させる。セグメント駆動回路は、前記4ビットの表示データ信号を所定の振幅を有する駆動電圧に変換して、消去する極性の駆動電圧を表示画面に印加することにより該当の点灯表示画面を消去する。

【0018】次に、書き込み出力回路8の信号Mが“1”になると、ラッチ回路6の4ビット表示データが書き込みデータ出力回路8を通して論理和回路9に入力され、その出力として書き込みデータ信号EWDを前記と同様に強誘電性表示装置のセグメント電極駆動回路に入力させる。セグメント駆動回路は、前記4ビットの表示データ信号を所定の振幅を有する駆動電圧に変換して、書き込み極性の駆動電圧を表示画面に印加することにより、前記消去された表示画面を所定の階調の4ビット表示データによる書き込みの振幅を有する駆動電圧により書き込み表示動作を実行する。

【0019】前記図1の動作は、階調表示データが不一致の場合に、該当の表示画面を消去した後、次のフレームにおいて該当の表示画面の書き込みを実行するものであるが、前記極性反転信号Mの周期が1走査期間のパルス信号である場合は、1走査線駆動期間の前半部におい

て消去駆動電圧の供給と後半部において書き込み電圧の供給を実行することができる。

【0020】図2は、本発明の駆動方式として、1フレーム毎に消去、または書き込み動作を実行させるための1/5バイアス駆動の実施例を示す駆動波形図である。図2において、FLMは表示装置を走査線の駆動開始のタイミングをきめるためのフレーム信号である。LPは走査ラインをシフトするためのロード信号である。Mは、1走査線毎に駆動信号の極性を反転し、更にフレーム毎に消去の駆動電圧の極性と書き込みの駆動電圧の極性に反転するための極性反転信号である。C1は、コモン電極駆動電圧である。S1、S2はセグメント1、2のセグメント駆動電圧である。S1は、該当の表示画素を書き込みに要した駆動電圧の逆極性の駆動電圧により消去し、次のフレームにおいて階調を有する書き込み駆動電圧を印加して表示画素の階調レベルを低く変える場合の駆動波形例である。S2は、該当の表示画素を書き込みに要した駆動電圧(S1の場合より低い)の逆極性の駆動電圧により消去し、次のフレームにおいて階調(S1より高い)を有する書き込み駆動電圧を印加して表示画素の階調レベルを高く変える場合の駆動波形例である。

【0021】次に、C1-S1とC1-S2は、各々前記コモン電極C1とセグメント電極S1、コモン電極C1とセグメント電極S2のマトリックス交点の強誘電性液晶表示画素間に印加される駆動電圧を示している。図3は、他の駆動方式として、フレーム毎に消去と書き込み極性の駆動電圧を供給するのではなく、走査線の一走査期間内に消去、または書き込み動作を実行させるための1/5バイアス駆動の実施例を示す駆動波形図である。

【0022】図3において、FLM、LPは前記図2と同様にフレーム信号、ロード信号である。Mは、一走査期間内に駆動信号の極性を反転するための極性反転信号であり1周期が1走査期間のパルス信号である。C1は、コモン電極駆動電圧である。S1、S2はセグメント1、2のセグメント駆動電圧である。S1は、1走査期間の前半期間に該当の表示画素を書き込みに要した駆動電圧の逆極性の駆動電圧により消去し、後半期間において所定の階調を有する書き込み駆動電圧を印加して表示画素の階調レベルを低く変える場合の駆動波形例である。

【0023】S2は、同様に1走査期間の前半期間に該当の表示画素を書き込みに要した駆動電圧(S1の場合より低い)の逆極性の駆動電圧により消去し、後半期間において所定の階調(S1より高い)を有する書き込み駆動電圧を印加して表示画素の階調レベルを高く変える場合の駆動波形例である。次に、C1-S1とC1-S2は、各々前記コモン電極C1とセグメント電極S1、コモン電極C1とセグメント電極S2のマトリックス交

点の強誘電性液晶表示画素間に印加される駆動電圧を示している。なお、本発明の実施例は前記4ビットの階調表示データを駆動電圧の振幅レベルに変換して階調表示する方法について記述したが、この振幅変調に限らず前記4ビットの階調表示データを駆動電圧のパルス幅レベルに変換して階調表示することも可能である。

#### 【0024】

【発明の効果】この発明は、以上説明したように強誘電性液晶表示装置を階調表示する駆動方法に関するもので本発明によれば、該当の表示画素の階調表示データの変化を検出・判断することにより、階調レベルが変化した表示画素にだけ書き込みに要した駆動電圧と逆極性の駆動電圧を印加することにより消去した後、新たな階調レベルの振幅を有する書き込み極性の駆動電圧を印加することにより書き込み表示をするものである。階調レベルが変わらない場合は、消去と書き込み駆動電圧を印加せず保持の駆動電圧のままである。

【0025】それ故に、従来問題になっている表示画素の変化に拘らず一旦全表示画素を消去したのち、必要な表示画素のみ書き込むと言う方式をとることがなくなるので無用な消費電流を大幅に節減し、携帯用情報機器に採用できるようになった。また、本発明によれば、表示画素の階調レベルが変化する表示画素にだけ部分的に消去及び書き込み所定の駆動電圧を印加し、それ以外は、強誘電性液晶表示装置の特徴であるメモリ性を利用して表示するので、従来のようにフレーム周波数を高く設定しなくてもフリッカーを生じることなく、しかも従来以上の大規模な表示装置においても安定した表示品質を得ることができるなどの多大な効果を有するものである。

#### 【図面の簡単な説明】

【図1】本発明の一実施例を示す駆動方法の回路図である。

【図2】本発明の駆動方法の一実施例を示す駆動波形図である。

【図3】本発明の他の駆動方法の一実施例を示す駆動波形図である。

【図4】従来の駆動方式の駆動波形図である。

【図5】強誘電性液晶表示装置の構造を示す図である。


【図6】表示動作を説明するための駆動波形図である。

#### 【符号の説明】


- 1 A/D変換回路
- 2、3 記憶回路1、記憶回路2 (RAM1, RAM2)
- 4 階調データ比較回路
- 5、6 ラッチ回路1、ラッチ回路2
- 7 消去データ出力回路
- 8 書き込みデータ出力回路
- 9 論理和回路
- 10、11 AND回路
- 12、13 NAND回路

## 14 インターフェース信号発生回路


【図1】




【図2】




【図3】



【図4】



【図5】





【図6】

